Searching PAJ 페이지 1 / 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 07-038104 (43)Date of publication of application: 07.02,1995

(51)Int.Cl. H01L 29/78 H01L 21/336

HOIL 21/33 HOIL 21/28


(21)Application number : 05–180968 (71)Applicant : TOSHIBA CORP (22)Date of filing : 22,07,1993 (72)Inventor : OGURO TATSUYA

KUNISHIMA IWAO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE (57)Abstract:

PURPOSE: To form a metal silicide film of excellent element characteristics by a method wherein the second film consisting of a metal compound is deposited on the specific metal film formed on an Si substrate, an annealing treatment is conducted thereon, and after a metal silicide has been formed on a diffusion layer by having the metal film reacted with Si, the non-reaction metal film and the second film are removed. CONSTITUTION: A shallow diffusion laver 6 is formed on a source and drain region by ion-implanting As under the condition of acceleration voltage of 30KeV and the dosage of 5×1013cm-2 using a gate electrode 3 as a mask. A deep diffusion layer 6 is formed on the source and drain region by ion-implanting As under the condition of acceleration voltage of 40KeV and the dosage of 5×1015cm-2 using the gate electrode 3 and a gate side wall 4 as a mask, Then, Ni 2 and TiN 1 are continuously deposited on the whole surface of a wafer.

An Ni silicide 9 is formed on the surface of the diffusion



layer 6 and the gate electrode 3 by having Ni reacted with Si. Also, the unreacted Ni 2 and TiN I on the insulating film are removed, and the Ni silicide 9 is left on the diffusion layer 6 and the gate electrode' 3 only. Besides. Co or Pt may be used in place of Ni.

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-38104

(43)公開日 平成7年(1995)2月7日


(51) Int.Cl. ⁶ H 0 1 L		藏別記号			庁内整理番号	FΙ			4	技術表示	箇所
			301	s	7376—4M 7514—4M	H01L	29/ 78 3 0		P		
						審査請求	未請求	請求項の数 6	OL	(全 7	頁)
(21)出願番号		特顯平5-180968				(71) 出顧人	000003078 株式会社東芝				
(22) 出顧日		平成5年(1993)7月22日						県川崎市幸区堀川	町72#	静地	
						(72)発明者	大黒 達也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内				
						(72)発明者	神奈川	護 県川崎市幸区小「 東芝研究開発セン			株
						(74)代理人	弁理士	則近 憲佑			
						1					

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

「機成」 Si基板7上にゲート電極3及びソース・ド レインとなる拡散層6を形成する工程と、前記51基板 7全面にNi2を堆積する工程と、このNi2上に金属 化合物膜1を堆積させる工程と、前記Si基板7をアニ ールすることによりNiとSiを反応させ、ゲート電極 3上及びソース・ドレインとなる拡散層 6上にN1シリ サイド9を形成する工程と、未反応の前記N12とN1 上の前記金属化合物膜1を除去する工程とを有する。

【効果】 拡散層上のNiシリサイドに絶縁膜を形成し ないように、Niシリサイドを安定に成膜させ、素子の 特性向上を達成することができる。



【特許請求の範囲】

[請求項2] 前記アニールの温度は400~700℃であることを特徴とする請求項1記載の半導体装置の製造方法。

[請求項3] Si基板上にゲート電極及びソース・ドレインとなる拡致層を形成する工程と、前配Si基板を面にNi、CoあるいはPtのうちいずれか1つの金属からなる第1の機を形成する工程と、前記Si基板を3 の0~4000で迅速でアールがることにより前記第1の機とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属ソリサイドを形成する工程と、未反応の前部第1の機を除する工程と、その第1の膜を除去したSi基板を400~500℃の温度でアニールする工程とを有することを特徴とする半単体装置の製造方法。

「請求項4】 SI基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記SI基板全 10 にNi、CoあるいはPtのうちいずれか1つの金属からなる第1の膜を形成する工程と、この第1の膜上に金属化合物限からなる第2の膜を埋積させる工程と、前起SI基板を300~400での温度でアールすることにより前記第1の膜とSIを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属ソリサイドを形成する工程と、未反応の前記第1の膜とでの第1の膜上の前記第2の膜を除去する工程と、前記第1の膜と前記第2の服を除去したSI基板を400~500での温度アニールする工程とを有することを特徴とする半導体装置の製造方法。

【請求項5】 前記第2の膜としてTiNを用いることを特徴とする請求項1または4記載の半導体装置の製造方法。

【請求項6】 前記第2の膜は、前記アニールで前記第 1の膜と反応しないことを特徴とする請求項1または4 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に係り、特にMOSトランジスタの製造方法に関する。 50

[0002]

【従来の技術】Niシリサイド限をLDD構造のMOSトランジスタのゲート電極および拡散電上に形成する場合の従来例を関面を参照しながら説明する。図8は従来技術によるLDD構造のNMOSトランジスタ半導体装置の製造方法である。

2

【0003】まず、Si基板7表面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7上全面を熟酸化し、続いてこの熱酸化膜 上に多結晶Si膜を形成する。次に、ゲート電極となる 多結晶Si上にマスクを形成し、RIE法によりゲート 電極用多結晶 S 1 3 をパターニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 keV、ドーズ量5×1013 cm-2の条件でAsをイオ ン注入し浅い拡散層6を形成する。次に、Si基板7上 の熱酸化膜からゲート電極用多結晶 S i 3上に亘って S iNを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁 4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ量5 ×1015 cm-2の条件でAsをイオン注入し深い拡散層 6を形成する。次に、拡散層6上の熱酸化膜を希弗酸処

8 (a))。
[0004] 次に、600で程度の温度でアニールする
ことでN1と51を反応させ拡散層 6上及びゲート電極
3上にN1シリサイド9を形成する(図8(b))。次
に、硫酸と過酸化水素水の混合液で S1と反応しなかったフィールド総縁膜3及びゲート側壁4上のN12を潜
択的に除去し、前記拡散層6上及びゲート電極となる多
結晶 S13上にのみN1シリサイド9を残存させる(図8(c))。

理で除去する。次に、Ni2を基板全面に堆積する(図

【0005】次に、例えばSiO2 膜のような絶縁膜層 を設けた後、コンタクトを形成し、配線工程を経て半導 体装置を形成する(図8(d))。上記のように形成し たLDD構造のNMOSトランジスタにおいては、As がイオン注入された拡散層上でアニールによりNiシリ サイド膜の形成を行う際、Niが酸素と反応して絶縁膜 を形成するという間頭点があった。

[0006]

【発明が解決しようとする課題】本発明は上記問題点を 鑑みて為されたもので、素子特性の良好なN:シリサイ ド膜をゲート電極上及び拡散層上に形成する半導体装置 の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成させるために本発明の第1においては、S1基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、防記S1基板全面にN1、C0あるいはP1のうち少なくとも1つの金属からなる第1の限を形成する工程と、

3

この第1の順上に全属化合物からなる第2の順を堆積さ を工程と、前記51基板をアニールすることにより前 記第1の順(N1、CoあるいはPtのうちいずれか1 つの金割)とS1を反応させ、ゲート電機上及びソース・ ドレインとなる拡散層上に全属シリサイドを形成する 工程と、未反応の前記第1の個とこの第1の順上の前記 第2の順を微去する工程とを有する半導体装置の製造方 法を提供する。

【0008】望ましくは、前記アニールの温度は400~700℃あると良い。 本発明の第2においては、\$ i 基板上にゲート電極及びゲース・ドレインとなる拡散層を形成する工程と、前記Si 基板全面からなる第10膜を形成する工程と、前記Si 基板全面からなる第10膜を形成する工程と、前記Si 基板を300~400℃の温度でアニールすることにより前記第1の膜とSiを反応させ、ゲート電極上及びゲース・ドレインとなる拡散第1の膿と喩さまなど、ケート電極上及びゲース・ドレインとなる拡散第1の膿を除去する工程と、たの第1の膿を除去したSi基板を400~500℃の温度でアニールする工程とを有する半板を機関の場合が表現供する。

【0009】本発明の第3においては、Si基板上にゲ 一ト電極及びソース・ドレインとなる拡散層を形成する T程と、前記Si基板全面にNi、CoあるいはPtの うちいずれか1つの金属からなる第1の膜を形成する工 程と、この第1の膜上に金属化合物膜からなる第2の膜 を堆積させる工程と、前記Si基板を300~400℃ の温度でアニールすることにより前記第1の膜とSiを 反応させ、ゲート電極上及びソース・ドレインとなる拡 散層上に金属シリサイドを形成する工程と、未反応の前 記第1の膜とこの第1の膜上の前記第2の膜を除去する 30 工程と、前記第1の隙と前記第2の膜を除去したSi基 板を400~500℃の温度でアニールする工程とを有 する半導体装置の製造方法を提供する。望ましくは、前 記第2の膜としてTiNを用いるとよい。また、前記第 2の膜は、前記アニールで前記第1の膜と反応しないほ うがよい。

[0010]

【作用】 MMOSトランジスタに起いて、A sがイオン 注入された拡散電上にN1、CoあるいはPtのうち例 注ばN1のシリサイド膜の形成を行うと、アニール時に 40 N1が酸素と反応して後継膜を形成するという問題点が あった。そこで、絶縁膜形成の過程を本発明者等が鋭意 研究した結果、次のようなととかわかった。

【0011】第1に、S1基板上にスパッタ法等により N1を堆積した後、この基板を大気中で長時間放置して おくと、AsがドーピングされたS1基板上のN1に粒 状の跨線物が形成される。その状態でアニールによって シリサイド反応させると粒状の絶線物が形成していた筋 域のシリサイド上に凸凹形状の発k膜が形成される。

【0012】第2に、長時間放置しなくてもアニールの 50

際にアニールガス中にOを含んだ不純物が存在すると、 Asがドーピングされた領域のNIシリサイドが反応し 絶縁階が形成される。

【0013】第3に、シリサイド形成中に療養と反応しなかったN1シリサイドも、酸素を含む中で350℃以上にすると、酸素と反応して能暴暖が形成される。第4に、絶縁襲形成はシリサイド形成の温度に大きく依存しており、シリサイド形成を600℃で行うより400℃で行った方が解集関形成の開電はかざい。

【0014】上記4つの場合にいずれら絶縁限形成に始 素が関与していると考えられるのは形成された絶縁限の SIMS分析でAs,Niの他に高濃度の機能が検出さ れたためである(図3(a))。尚、図において、横軸 は拡散間表面からの深さ、縦軸は各成分元素の合有具合 を示した信号の強度である。

【0015】以上のように拡散層と上にNiシリサイド 9を形成する際Asが拡散層の場合NiとOからなる絶 網膜12が形成されるのみならず、Niシリサイドの形 状も凹凸をもち、拡散層上の抵抗を上昇させるばかりで なく、Niシリサイド9の一部は、拡散層6を突き抜け るため接合リークをももたらす(図3(b))

【0016】でのように、NMのSにN1シリサイドを は歌層上及びゲート電低上に形成するためにはAsが オン治入された領域の成膜を質定させることが重要であ る。そこで本発明では、N1上にN1が大気中の酸素と 欠応するのを防ぐ材料を配砂ることにより、実限制大気 中に放置しあるいはシリサイド反応させるためのアニー ルの際に残留酸素が存在しても、酸素とN1が反応する のを防ぎ機能を形成するの形態が、凹凸形や砂棒膜 を形成するのを防止するようにしている。ここでは、N 1が大気中の酸素と反応するのを防ぐ材料として、例え はT1Nを用いて考えてみる。

[0017] 関4において(a)は、Ni上にTiNを形成しない場合、(b)はNi上にTiNを形成する場合のNiシリサイド表面のオージェ分析の結果である。図において、柳軸は拡散層表面からの深さ、縦軸は名成分元素の含有量である。図4(b)で示されるよう、Ni上にTiNを埋積し下形成されたNiシリサイドの表面はNの含有が見られ壁化されていることがわかっ

た。この窒化膜の存在によってNiシリサイドを酸素を 含む中で350℃以上にしてもNiシリサイドが酸素と 反応することにより、絶縁膜の形成を防止できることが 本発明者が鍼愈研究した結果確認できた。

【0018】シリサイドとなる材料の上にTINを増稿 させる構造としては、Ti/TIN構造が一般に知られ ている。しかし、TIの場合、SIが拡放種となってシ リサイド形成反応を起こすため、ゲート側壁やフィール ド酸化膜といった絶縁張上へシリサイドがはい上がると 低工INを振動があり、その間膜を解決するためにTiの上 にTINを振動させ、シリサイドが成時にTiを整化さ せるといったことが行われている。

【0019】今回の発明では、シリサイドとなる材料の N1上にTiNを堆積させているが、N1の場合、Ni が拡致種となってシリサイド形成反応を起こすため、T iでみられるようなはい上がりの問題はなく、はい上が り防止のためにTiNを堆積したのではない。TiNを 堆積させる目的は、NMOSトランジスタに存在する。 Asがイオン注入されてできたN型の拡散層上に形成さ れたNiシリサイド上に絶縁順を形成しないように、N iシリサイドを安定に成裏させ、素子の特性向上を達成 10 30 である。

[0020]また、シリサイドの形成温度として低温の場合は、Asがイオン注入されてできたN型の拡散層上のNiシリサイドに絶縁膜が形成されなくなる。その温度は300~400℃であるが、この温度ではNiとSiの組度がNiとりサイドに挽機なったものになっており抵抗が高くなってしまうが、本発明のように未反応のNiあるいはNi,TiNを除去した後、450℃程度の温度で再びブニールを行うことで相成をNiシリサイドにし、抵抗を低くすることができる。このようにアニュールを2回に分けることでもまめ、オンは入されてできたN型の拡張機上のNiシリサイドに絶縁機が形成されるのを防ぎつつ、低い抵抗をもつ良好なNiシリサイドを成襲させることができる。尚、Niに関与ずCoあるいはPtの場合においても同様のことが言える。

[0021]

【実施例】本発明の実施例を図面を参照して説明する。 実施例1

図1は本発明の一実施例による半導体装置の製造方法で ある。

【0022】まず、S1基板7表面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7上全面を執験化し、続いてこの熱酸化膜 上に多結晶Si膜を形成する。次に、ゲート電極となる 冬結晶 S + 上にマスクを形成し、R I E 法によりゲート 電極用多結晶S i 3をパターニングする。次に、ゲート 雷極3をマスクにソース・ドレイン領域に加速電圧30 keV、ドーズ量 5×1013 cm-2 の条件でAsをイオ ン注入し浅い拡散層6を形成する。次に、Si基板7上 の熱酸化膜からゲート電極用多結晶 S i 3上に亘って S 40 iNを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ量5 × 1 0 15 c m-2 の条件で A s をイオン注入し深い拡散層 6を形成する。次に、拡散層 6上の熱酸化膜を希弗酸処 理で除去する。次に、ウェハー全面にスパッタ法でNi TiN1を連続で堆積させる(図1(a))。

【0023】その後、400~700℃で窒素あるいは Ar雰囲気中でアニールし、NiとSiを反応させ拡散 50 層6表面放びゲート電極3上にN1シリサイド9を形成する。この際、N1とTiN、S1とTiNは反応しないので、N1がシリサイドを形成する過程で影響を与えることはない。このTiNはN1を堆積してから長時間保存する際、存在する大気中の健素やアニールの際に存在する残留酸素とN1が反応して凹凸形状の絶縁膜を形成するのを貯ぐ(図1(的))。

【0024】次に、硫酸と過酸化水素水の混合液で絶縁 脱上に存在する未反応のNi2とTiN1を同時に除去 し、ソース・ドレインとなる拡散層 6上及びゲート電極 3上のみにNiシリサイド9を残存させる(図1

(c)).

【0025】次に、例えばSiO2 膜のような絶縁膜層を設けた後、コンタクトを形成し、配線工程を経て半導体装置を形成する(図1(d))。

本発明の他の実施例による半導体装置の製造方法を図2 を用いて説明する。

【0026】まず、Si基板7表面に選択酸化を施して フィールド酸化膜5を形成し素子領域の分離を行う。次 に、Si基板7ト全面を熱酸化し、続いてこの熱酸化膜 トに多結晶Si膜を形成する。次に、ゲート電極となる 多結晶 S i 上にマスクを形成し、R I E 法によりゲート 電極用多結晶Si3をパターニングする。次に、ゲート 電極3をマスクにソース・ドレイン領域に加速電圧30 keV、ドーズ量 5×1013 cm-2の条件でAsをイオ ン注入し浅い拡散層6を形成する。次に、51基板7上 の執験化聯からゲート曾極用多結晶Si3上に亘ってS iNを形成し、RIE法によりエッチングしゲート電極 3の側壁にのみSiNからなるゲート側壁4を形成す る。次に、ゲート電極3及びゲート側壁4をマスクにソ ース・ドレイン領域に加速電圧40keV、ドーズ量5 ×10¹⁵ cm⁻² の条件でAsをイオン注入し深い拡散層 6を形成する。次に、拡散層 6上の熱酸化膜を希弗酸処 理で除去する。次に、ウェハー全面にスパッタ法でNi 2 を堆積させる(図2(a))。

【0027】その後、300~400℃で窒素あるいは A 雰囲気中でアニールし、NiとSiを反応させNi シリサイド9を形成する(図2(b))。この温度範囲 の場合は、Asがイオン往入されてできたN型の拡散層 上のNiシリサイドに発緩膜が形成されなくなる。

[0028] 次に、硫酸と過酸化水素水の混合液で絶縁 腰上に存在する未反応の N 12を除去した後、450で 程度のアニールを再度行う。その後、ソース・ドレイン となる拡散館 6上及びゲート電場となる多差局シリコン 3上のみ N 1 シリサイド9を残存させる(図2

(c)).

【0029】次に、に示すように、例えばSIO2膜の ような絶縁膜層を設けた後、コンタクトを形成し、配線 工程を経て半導体装置を形成する(図2(d))。アニ ールが、300~400℃の範囲の温度の場合は、Asかイオン往入されてできたN型の破散層上のN1シリサイドに絶縁膜が形成されなくなる。しかしながら、この温度ではN1とSiの組成がN1シリサイドとは異なったものになっており抵抗が高くなってしまう。本発明のように未反応のN1あるいはN1,T1Nを除去した後、450℃程度の温度で再びアニールを行うことで組成をN1シリサイドを生成し、抵抗を低くすることができる。このようにアニールを2回に分けることでAsがイオン往入されてできたN型の抵散層上のN1シリサイ 10 ドに絶線膜が形成されるのを防ぎつつ、低い抵抗をもつ 2度好公 N1シリサイドを使業に対してできる。

【0030】上記実施例にないて、450で程度の追加 のアニールは未反応のNIを除去した直接と行わなくて も記線工程後のシンターで兼ねることもできる。また、 実施例1と2を組み合わせNIの上にTINを形成し2 段階のアニールをした場合でも同様の効果が得られる。 【0031】以上本実施例においては、NIシリサイド をはりつけられた接合特性はNIシリサイドを形成する 温度に大きく依存していることが確認されている。図5 20 (a)は、400でシリサイド形成させたものであ

(る) 私、600でプリサイド形成させたものの 接合特性を現している。尚、図中橋軸は逆パイアス電 圧、緩軸は接合リーク値である。これはり、別らかに低 温で行った方が接合リークを配こす逆パイアス電圧が高 いため臭い特性を示すことが分かる。これは、温度が高 いとりリサイド反応の際には数値であるり、の地散が過 剰に起き P/N接合付近ま立到るために接合リークをひ きおこすためである。このように低温である方が良い特 性であるが、図6を見ると分かる通り低温にすると抵抗 率が上昇するといった悪い点もある。尚、図中橋軸は温 度、緩軸はジート抵抗値である。

[0033] なお、本発明は発明の主旨を逸脱しない限り種々、変形してこれを利用できる。例えば、トランジスタはLDD構造に限定されない。また、シリサイドを形成する材料としてはNiに限定されず、Co、Pt等

でもよい、また、前記シリサイドを形成する材料が大気 中の酸素と反応するのを防ぐ材料としては、TiNに限 定されず、TiC、TiW、TiB、WB:、WC、B N、AIN、Mg: Nz、CaN、Ge: Nt、Ta N、TbN: x、VB: 、VC、ZrN、ZrB等でもよ い。

[0034]

【発明の効果】本売明によれば、大気中の酸素と反応するのを防ぐ材料とて、例えば「1 Nを埋積することに より、拡散層上の金属、例えば N i シリサイドに絶縁膜を形成しないように、N i シリサイドを安定に成膜させ、素子の特性向した過速がすることができる。また、アニールを 2 回に分けることで、N型の拡散層上のN i シリサイドに絶縁服が形成されるのを防ぎつつ、低い抵抗

をもつ良好なNiシリサイドを成膜させることができ

「図面の簡単な説明]

【図1】 本発明の半導体装置の製造方法の一実施例を 示した工程断面図。

【図2】 本発明の半導体装置の製造方法の他の実施例 を示した工程断面図。

【図3】 (a) は、本発明の半導体装置の製造方法に 係わり、従来技術により形成された絶縁選形成に関する 特性図。(b) は、本発明の半導体装置の製造方法に係 わり、従来技術により形成された絶縁選形成に関する断 面図。

【図4】 本発明の半導体装置の製造方法に係わる窒化 膿形成に関する特性図。

【図5】 本発明の半導体装置の製造方法に係わるトランジスタの接合特性図。

【図 6 】 本発明の半導体装置の製造方法に係わるシリ サイド形成の温度特件図。

【図7】 本発明の半導体装置の製造方法に係わるシリ サイド形成に関する特性図。

【図8】 従来技術による半導体装置の製造方法を示し た工程断面図。

【符号の説明】

1 · · · T i N

3・・・ 多結晶 S i

4・・・ゲート側壁

5・・・フィールド酸化膜

6・・・ソース・ドレイン

7・・・S i 基板


8・・・ゲート絶縁膜

9・・・Niシリサイド


10··SiO2 膜


11・・A I 配線

12 · · N i オキサイド









[図7]

